共有メモリ結合並列計算機上で KLIC の並列実装を設計・開発した。 この拡張での設計目標は、逐次核をそのままにして、共有メモリ並列処理を付 加することであった。
従来の共有メモリ向け実装は、排他制御コードの挿入が、ベースとなる逐次性 能を損なっていたが、提案した混合方式では、局所データ領域と共有データ領 域を区別することで、そのようなオーバヘッドが小さくなることを狙った。
また、高速な計算機は局所メモリと共有メモリとのアクセスコストの落差が大 きく、並列に一括GCを行うと共有バスがボトルネックになる。それを避ける ために各ノードが独立に共有メモリをGCする非同期GCを採用した。